Journal article
A HARDWARE IMPLEMENTATION OF THE APE100 ARCHITECTURE
-
BARTOLONI, A.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
BASTIANELLO, G.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
BATTISTA, C.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
CABASINO, S.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
MARZANO, F.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
PAOLUCCI, P. S.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
PECH, J.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
RAPUANO, F.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
PANIZZI, E.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
SARNO, R.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
TODESCO, G. M.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
TORELLI, M.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
TROSS, W.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
VICINI, P.
INFN, Sezione di Roma. I, Piazzale, A. Moro, I-00100 Roma, Italy
-
CABIBBO, N.
INFN, Sezione di Roma II, Via E. Carnevale, I-00173 Roma, Italy
-
FUCCI, A.
CERN, CH-1211 Geneva 23, Switzerland
-
TRIPICCIONE, R.
INFN, Sezione di Pisa, Via Livornese, I-56010 Pisa, Italy
Show more…
Published in:
- International Journal of Modern Physics C. - World Scientific Pub Co Pte Lt. - 1993, vol. 04, no. 05, p. 969-976
English
APE100 processors are based on a simple Single Instruction Multiple Data architecture optimized for the simulation of Lattice Field Theories or other complex physical systems. This paper describes the hardware implementation of the first APE100 machine.
-
Language
-
-
Open access status
-
closed
-
Identifiers
-
-
Persistent URL
-
https://sonar.ch/global/documents/74482
Statistics
Document views: 51
File downloads: